[電子電路]-過電壓保護線路-over voltage protection circuit (OVP circuit)，原理，說明

[電子電路]-過電壓保護線路-Over Voltage Protection circuit (OVP circuit)，原理，說明

      在電子系統應用上，過電壓保護是個很常見的設計，有些DC-DC IC 裡面就會包含一組過電壓保護的電路，但通常耐壓無法太高，此時就要在系統的最前端設計一組過電壓保護線路以避免插入過高的電源導至系統燒毀，下圖一及是一組典型的過電壓保護線路，網路上能找到得過電壓保護線路大概就是這種型態。

圖一

              接著來講解一下過電壓保護的工作原理，上圖一是一組過電壓保護線路，其設計為輸入電壓在12V以上，則啟動保護，即將電源路徑斷開，以保護後端的電壓。

情況一：當V_input = 12V時

1. D1不導通，則Q2的Base及Emitter為等電壓，等於Q2的Emitter與Collector不導通

2. Q2不導通，則Q1的Gate透過R4連接到地。即Q1 Gate電壓等於0V。

3. Q1為PMOS，若Gate=0V，則Q1的Source及Drain互相導通。

4. Q1的Source及Drain互相導通，則SYS_12V = V_input = 12V

情況二：當V_input < 12V時

1. 特性如V_input = 12V，SYS_12V = V_input。

2. 所以說左側輸入多少電壓，則右側輸出多少電壓。

3.  注意，有時候也不希望有過低的電壓進入電子系統中，這樣容易造成誤動作，若有這樣的需求則可以加入一組低電壓保護電路(Under Voltage)

情況三：當V_input > 13V時

1. D1因為K端電壓大於其崩潰電壓，故有一電流流經D1到地，所以在R1產生一壓降，使得Q2 Emitter電壓略大於Base電壓。

2. 當V_input持續增加，則流經D1及R1的電流增加，這使得R1產生更大的壓降，直到Q2 Emitter的電壓大於Base電壓0.7V時，則Q2導通。

3. 因為Q2導通，則Q2的Collect等於V_input。並透過R3及R4分壓。使得Q1 Gate電壓等於0.5*V_input。這樣的分壓可以確保Q1的 Vgs不會超過Q1本身的規格。

4. Q1為PMOS，若Gate電壓大於0，則Q1的Source及Drain互相不導通。(當Vgs < Vth，PMOS才會導通)

5. Q1的Source及Drain不導通，使得V_input不會進入SYS_12V，進而保護後面的電路。

過電壓保護線路，要注意的事情有：

1. 稽納二極體D1的崩潰電壓決定要啟動過電壓保護的臨界電壓。

2. 要考慮稽納二極體本身的崩潰電壓的誤差值。

3. 要計算R1的電阻，若太小容易造成D1燒毀。

4. Q1的Rds_on若太大，導通時容易造成耗電。
5. Q1的Source及Drain的跨壓上限。
6. Q1的Source及Gate的跨壓上限。